

|                    |   |
|--------------------|---|
| <b>MATA KULIAH</b> | <b>Nama Mata Kuliah</b> : VERIFIKASI FORMAL |
|                    | <b>Kode MK</b> : KM185272                   |
|                    | <b>Kredit</b> : 3                           |
|                    | <b>Semester</b> : 2                         |

| <b>DESKRIPSI MATA KULIAH</b>  |  |
|---|--|
| <p>Dalam mata kuliah ini akan diberikan wawasan kepada mahasiswa tentang latar belakang dan proses verifikasi pada sistem transisi. Selain kajian teoritis, mahasiswa juga diperkenalkan ke beberapa perangkat lunak untuk verifikasi model, seperti SPIN atau NuSMV. Kajian paper/makalah tentang topik tersebut disajikan dalam bentuk diskusi dan presentasi.</p>  |  |
| <b>CAPAIAN PEMBELAJARAN LULUSAN YANG DIBEBAHKAN MATA KULIAH</b>   |  |
| 3.1.3   | Mampu menguasai dan mengembangkan konsep-konsep matematika bidang matematika komputasi.  |
| 3.2.2   | Mampu memformulasikan masalah nyata dalam model matematika.  |
| 4.1.2   | Mampu menerapkan pokok-pokok matematika bidang Pemodelan dan Optimasi Sistem untuk mendukung riset bidang lingkungan, pemukiman, kelautan, energi, atau teknologi informasi. |
| 4.1.3   | Mampu menerapkan pokok-pokok matematika bidang Komputasi untuk mendukung riset bidang lingkungan, pemukiman, kelautan, energi, atau teknologi informasi.                     |
| 4.2.1   | mampu melakukan kajian tentang keakuratan suatu model matematis dari suatu permasalahan inter- atau multi-disiplin.  |
| <b>CAPAIAN PEMBELAJARAN MATA KULIAH</b>   |  |
| <ol style="list-style-type: none"> <li>1. Mahasiswa mampu menjelaskan metode verifikasi formal dan model-model sistem dimana metode verifikasi formal dapat diterapkan.</li> <li>2. Mahasiswa mampu menjelaskan beberapa metode verifikasi sistem dan perkembangan metode verifikasi sistem.</li> <li>3. Mahasiswa dapat menerapkan model checking pada model sistem transisi, baik secara teori maupun dengan menggunakan perangkat lunak</li> </ol> |  |

|  |
|--|
| 4. Mahasiswa mampu menjelaskan dan menerapkan berbagai algoritma pada verifikasi sistem.   |
| <b>POKOK BAHASAN</b>   |
| Pengertian verifikasi sistem: mengapa dibutuhkan, perbedaan dengan simulasi, keunggulan metode verifikasi sistem, batasan-batasan dari verifikasi sistem, model-model yang digunakan dalam verifikasi sistem: sistem transisi, beberapa spesifikasi yang umum digunakan: linear-time property, linear temporal logic, computation tree logic, beberapa perangkat lunak untuk verifikasi sistem: SPIN, NuSMV, studi kasus penerapan verifikasi sistem |
| <b>PRASYARAT</b>   |
| —  |
| <b>PUSTAKA</b>   |
| <ol style="list-style-type: none"> <li>1. Baier, C. dan Katoen, J.-P., 2008, Principles of Model Checking, The MIT Press</li> <li>2. Ben-Ari, M., 2008, Principles of the SPIN model checker, Springer</li> </ol>  |